该技术已申请专利。仅供学习研究，如用于商业用途，请联系技术所有人。

1.本实用新型的实施方式是关于集成电路结构。


背景技术：

2.在集成电路的制造中，接触插塞用于电耦合至晶体管的源极区及漏极区以及栅极。源极/漏极接触插塞通常连接至源极/漏极硅化物区，其形成制程包含：形成接触开口以暴露源极/漏极区；沉积金属层；在金属层上方沉积阻障层；执行退火制程以使金属层与源极/漏极区反应；将金属填充至剩余的接触开口中；及执行化学机械抛光(chemical mechanical polish，cmp)制程以移除多余的金属。


技术实现要素：

3.本实用新型所欲解决的问题在于提升金属线路与金属触点之间的粘着力与减小接触阻力。
4.本实用新型的一实施方式提供一种集成电路结构，包括第一绝缘层；第一金属线路，设置在第一绝缘层中，第一金属线路由第一绝缘层横向包围，第一金属线路具有与第一绝缘层的上表面齐平的上表面，第一金属线路包含第一金属线路的上表面中的第一凹陷，第一凹陷自第一金属线路的第一末端延伸；第二绝缘层，设置在第一绝缘层上方；及第一金属触点，设置在第二绝缘层中且在第二绝缘层下方延伸至第一凹陷中，第一金属触点与第一凹陷中的第一金属线路具有界面。
5.依据本实用新型一实施例，该第一金属触点包含由该第二绝缘层包围的一上部部分及设置在该第一凹陷中的一下部部分，其中该下部部分的一左右中心与该上部部分的一左右中心歪斜。
6.依据本实用新型一实施例，自该第一金属线路的该第一末端至该第一金属触点的该上部部分的一第一距离小于自该第一金属触点的该上部部分至该第一金属触点的该下部部分的一横向范围的一第二距离。
7.依据本实用新型一实施例，进一步包括：一第二金属触点，设置在该第二绝缘层中且在该第二绝缘层下方延伸至该第一金属线路的一第二凹陷中，其中该第二金属触点具有由该第二绝缘层横向包围的一上部部分，其中该第二金属触点具有由该第一金属线路横向包围的一下部部分，其中该下部部分具有延伸超过该上部部分的多个横向范围的多个横向范围。
8.依据本实用新型一实施例，该上部部分及该下部部分居中对准。
9.依据本实用新型一实施例，该第一金属触点比该第二金属触点更深地延伸至该第一金属线路中。
10.依据本实用新型一实施例，该下部部分为一第一下部部分，其中该第一金属触点包含一第二下部部分，该第二下部部分设置在该第一凹陷中，其中该第一下部部分的体积大于该第二下部部分的一体积。
11.本实用新型具有一些有利的特征。通过有意地靠近下伏的金属特征的线路末端形成接触通孔的接触延伸区，接触延伸区可以比沿着下伏的金属特征设置在别处的接触延伸区更大(更庞大且更宽)。此大小差值提供了对向上力(例如剥离力)的更好的抵抗、由于与金属特征的更大的界面而产生的更小的接触阻力及对抵抗化学侵入的更好的抵抗。
附图说明
12.当结合随附附图阅读时，根据以下详细描述最佳地理解本揭示的实施方式的态样。应注意，根据行业中的标准实践，未按比例绘制各种特征。实务上，为了论述清楚起见，各种特征的尺寸可以任意增加或减小。
13.图1至图8、图9a、图9b、图10、图11a、图11b、图12、图13a、图 13b、图14a、图14b、图15a、图15b、图16a、图16b、图17、图18a、图18b、图19a及图19b为根据一些实施例的形成晶体管及相应接触通孔的中间阶段的透视图及横截面图；
14.图20、图21a、图21b、图21c、图22a、图22b、图22c、图23a、图 23b、图23c、图24a、图24b及图24c为根据一些实施例的形成栅极接触通孔的中间阶段的透视图及横截面图；
15.图25为根据一些实施例的形成接触插塞的中间阶段的横截面图；
16.图26至图31为根据一些实施例的形成接触插塞的中间阶段的横截面图；
17.图32绘示根据一些实施例的用于形成晶体管及接触通孔的制程流程；
18.图33绘示根据一些实施例的用于形成栅极接触通孔的制程流程；
19.图34绘示根据一些实施例的用于形成接触通孔的制程流程。
20.【符号说明】
21.9a-9a,9b-9b:参考线
22.10:晶圆
23.11a-11a,11b-11b,13a-13a,13b-13b,13c-13c,21a-21a,21b-21b, 21c-21c:参考横截面
24.20,110:基板
25.22:隔离区
26.22a:顶表面
27.24:半导体带
28.24’:鳍
29.30:虚拟栅极堆叠
30.34:虚拟栅极电极
31.36:硬遮罩层
32.38:栅极间隔物
33.40:凹槽
34.42:磊晶区
35.44:空隙
36.46:接触蚀刻终止层
37.48,74:层间介电质
38.52:栅极介电质
39.54:栅极电极
40.56:替换栅极堆叠
41.58:硬遮罩
42.60,132,134:接触开口
43.62:金属层
44.64:覆盖层
45.66:硅化物区
46.68:金属区
47.70:下部源极/漏极接触插塞
48.72:蚀刻终止层
49.78,79,140:蚀刻制程
50.78a,78b:源极/漏极接触开口
51.80a,80b,90a,90b,142,144:扩大开口
52.82:金属材料
53.86a,86b,152,154:导电通孔
54.86al,86bl,96al,96bl,98l1,98l2,152l,154l:下部部分
55.86au,86bu,96au,96bu,98u,152u,154u:上部部分
56.88a,88b:栅极接触开口
57.96a,96b:导电栅极通孔
58.98:导体
59.100:finfet
60.120,130:介电层
61.125:金属特征
62.150:导电层
63.200,250,270:制程流程
64.202,204,206,208,210,212,214,216,218,220,222,224,226,228,230,252, 254,256,258,272,274,276,278,280,282:制程
65.a,c:深度
66.d,e,b:悬挂宽度
67.w1,w2:宽度
具体实施方式
68.以下揭露内容提供了用于实施本揭示的实施方式的不同特征的许多不同的实施例或实例。下文描述元件及配置的特定实例以简化本揭示的实施方式。当然，这些特定实例仅为实例，而不旨在进行限制。例如，在以下描述中第一特征在第二特征上方或上的形成可以包含第一特征及第二特征直接接触地形成的实施例，且亦可以包含额外特征可以形成于第一特征与第二特征之间以使得第一特征及第二特征可以不直接接触的实施例。另外，本揭示的实施方式可以在各种实例中重复附图标记及/或字母。此重复是出于简单及清楚的目的，且其本身并不指示所论述的各种实施例及/或组态之间的关系。
69.另外，为了便于描述，本文中可以使用空间相对术语(诸如“下伏于”、“在...下方”、“底部”、“上覆于”、“上部”及其类似者)，以描述如附图中所说明的一个部件或特征与另一部件或特征的关系。除了在附图中所描绘的定向之外，空间相对术语亦旨在涵盖装置在使用或操作中的不同定向。设备可以以其他方式定向(旋转90度或处于其他定向)，且因此可以相应地解释本文中所使用的空间相对描述词。
70.提供了一种有意设置在下伏金属特征的边缘附近的接触插塞，此接触插塞具有穿透至金属特征中的延伸部分，且提供了形成此接触插塞的方法。根据一些实施例，在第一层间介电质中形成下部源极/漏极接触插塞，且在第一层间介电质上方形成第二层间介电质。随后在第二层间介电质中形成上部源极/漏极接触插塞。在蚀刻层间介电质以供形成用于上部源极/漏极接触插塞的接触开口时，接触开口有意设置在下部源极/漏极接触插塞的边缘附近，且蚀刻第一层间介电质的一部分以暴露下部源极/漏极接触插塞。经由接触开口蚀刻下部源极/漏极接触插塞的暴露上表面，以在下部源极/漏极接触插塞的上表面中提供比接触开口的底部的横向范围更宽的扩大开口或凹陷。因为接触开口有意设置在下部源极/漏极接触插塞的边缘附近，所以下部源极/漏极接触插塞的侧壁加强了下部源极/漏极接触插塞的蚀刻效果，以使得下部源极/漏极接触插塞的边缘附近的所得开口比远离下部源极/漏极接触插塞的边缘设置的类似开口更深且横向更宽。扩大开口由一侧上的第二层间介电质(及/或扩散阻障层)及另一侧上及底部上的下部源极/漏极接触插塞的材料限定。随后在自下而上制程中生长上部源极/漏极触点，此上部源极/漏极触点具有类似于倒蘑菇的形状。在后续的研磨制程期间，当蚀刻化学品在上部源极/漏极触点的侧壁与第二介电质间层之间渗漏或泄漏时，扩大的蘑菇形基底帮助防止蚀刻化学品接触下伏的下部源极/漏极接触插塞。另外，改善了上部源极/漏极接触插塞与下部源极/ 漏极接触插塞之间的表面积接触。相应地，上部源极/漏极接触插塞与下部源极/漏极接触插塞之间的粘着力亦得到提高，且接触阻力减小。
71.应了解，尽管鳍式场效晶体管(fin field-effect transistor，finfet)用作实例，但诸如平面晶体管、全环绕栅极(gate-all-around，gaa)晶体管或其类似者的其他类型的晶体管亦可以采用本揭露的实施例。此外，尽管源极/漏极接触插塞用作实例，但包含但不限于导电线路、导电插塞、导电通孔及其类似者的其他导电特征亦可以采用本揭露的实施例。本文中所论述的实施例提供实例以使得能够制得或使用本揭示的实施方式的主题，且熟悉此项技术者将容易理解在保持在不同实施例的预期范畴内的同时可以进行的修改。贯穿各个视图及说明性实施例，相似的附图标记用于指示相似的部件。尽管方法实施例可以论述为以特定顺序执行，但其他方法实施例可以以任何逻辑顺序执行。
72.图1至图8、图9a、图9b、图10、图11a、图11b、图12、图13a、图 13b、图14a、图14b、图15a、图15b、图16a、图16b、图17、图18a、图18b、图19a及图19b绘示根据本揭露的一些实施例的形成鳍式场效晶体管(fin field-effect transistor，finfet)及对应接触插塞的中间阶段的透视图及横截面图。对应制程亦示意性地反映在如图32中所示出的制程流程200中。
73.图1绘示形成在晶圆10上的初始结构的透视图。晶圆10包含基板20。基板20可为半导体基板，半导体基板可为硅基板、硅锗基板或由其他半导体材料形成的基板。基板20可以掺杂有p型或n型杂质。诸如浅沟槽隔离(shallowtrench isolation，sti)区的隔离区22可以形成为自基板20的顶表面延伸至基板20中。相应制程在图32中所示出的制程流程200中
的部分，从而产生图4中所示出的结构。相应制程在图32中所示出的制程流程200中说明为制程208。凹陷可以为各向异性的，且因此直接下伏于虚拟栅极堆叠30及栅极间隔物38的鳍24’的部分受到保护，且不被蚀刻。凹槽半导体带24的顶表面可以低于根据一些实施例的浅沟槽隔离区22的顶表面 22a。由蚀刻的突出鳍24’及半导体带24留下的空间被称为凹槽40。凹槽40 位于虚拟栅极堆叠30的相对侧上。
80.接下来，如图5中所示出，通过在凹槽40中选择性地生长(经由磊晶)半导体材料来形成磊晶区(源极/漏极区)42。相应制程在图32中所示出的制程流程200中说明为制程210。取决于所得finfet为p型finfet抑或n型finfet， p型或n型杂质可以随着磊晶的进行而原位掺杂。例如，当所得finfet为p 型finfet时，可以生长硅锗硼(sigeb)、硅硼(sib)或其类似者。相反，当所得finfet为n型finfet时，可以生长硅磷(sip)、硅碳磷(sicp)或其类似者。根据本揭露的替代实施例，磊晶区42包括iii-v族化合物半导体，诸如gaas、 inp、gan、ingaas、inalas、gasb、alsb、alas、alp、gap、其组合或其多层。在用磊晶区42填充凹槽40之后，磊晶区42的进一步磊晶生长使磊晶区 42水平扩展，且可以形成刻面(facets)。磊晶区42的进一步生长亦可以使邻近的磊晶区42彼此合并。可以产生空隙(气隙)44。根据本揭露的一些实施例，当磊晶区42的顶表面仍为波浪形时，或当融合的磊晶区42的顶表面已经变得平坦时，可以完成磊晶区42的形成，此情况如图6中所示出地通过在磊晶区 42上进一步生长来实现。
81.在磊晶制程之后，可以进一步用p型或n型杂质植入磊晶区42以形成源极区及漏极区，源极区及漏极区亦使用附图标记42表示。根据本揭露的替代实施例，当磊晶区42在磊晶期间原位掺杂有p型或n型杂质时，跳过植入制程。
82.图7绘示在形成接触蚀刻终止层(contact etch stop layer，cesl)46及层间介电质(inter-layer dielectric，ild)48之后的结构的透视图。相应制程在图 32中所示出的制程流程200中说明为制程212。接触蚀刻终止层46可以由氧化硅、氮化硅、碳氮化硅或其类似者形成，且可以使用cvd、ald或其类似者形成。层间介电质48可以包含使用例如fcvd、旋涂、cvd或另一沉积制程形成的介电材料。层间介电质48可以由含氧介电材料形成，此含氧介电材料可以为基于氧化硅的介电材料，诸如氧化硅(例如使用正硅酸乙酯(ethylortho silicate，teos)作为制程气体来形成)、磷硅酸盐玻璃(phospho-silicateglass，psg)、硼硅酸盐玻璃(boro-silicate glass，bsg)、掺硼磷硅酸盐玻璃 (boron-doped phospho-silicate glass，bpsg)或其类似者。可以执行诸如化学机械抛光(chemical mechanical polish，cmp)制程或机械研磨制程的平坦化制程以将层间介电质48、虚拟栅极堆叠30及栅极间隔物38的顶表面彼此对齐。
83.接下来，在图8、图9a及图9b中，包含硬遮罩层36、虚拟栅极电极34 及虚拟栅极介电质的虚拟栅极堆叠30以替换栅极堆叠56替换，此替换栅极堆叠56包含栅极电极54及栅极介电质52。相应制程在图32中所示出的制程流程200中说明为制程214。根据一些实施例，图9a绘示沿图8中的参考线9a-9a 的横截面图，且图9b绘示沿图8中的参考线9b-9b的横截面图。
84.当形成替换栅极堆叠56时，硬遮罩层36、虚拟栅极电极34(如图7中所示出)及虚拟栅极介电质首先在一个或多个蚀刻制程中移除，从而在栅极间隔物38之间形成沟槽/开口。突出的半导体鳍24’的顶表面及侧壁暴露于所得沟槽。
85.接下来，如图8、图9a及图9b中所示出，形成替换栅极介电质52，其延伸至栅极间隔物38之间的沟槽中。根据本揭露的一些实施例，栅极介电质 52中的每一者包含作为其下部的界面层(interfacial layer，il)，此界面层接触对应的突出鳍24’的暴露表面。界面层可以包含氧化物层，诸如氧化硅层，此氧化物层经由突出鳍24’的热氧化、化学氧化制程或沉积制程形成。栅极介电质52亦可以包含形成在界面层上方的高k介电层。高k介电层可以包含高k 介电材料，诸如氧化铪、氧化镧、氧化铝、氧化锆、氮化硅或其类似者。高k 介电材料的介电常数(k值)高于3.9，且可以高于约7.0。高k介电层形成为保形层，且在突出鳍24’的侧壁及栅极间隔物38的侧壁上延伸。根据本揭露的一些实施例，使用ald或cvd形成高k介电层。
86.进一步参考图8、图9a及图9b，在栅极介电质52上方形成栅极电极54。栅极电极54包含堆叠的导电层。堆叠的导电未单独示出，而堆叠的导电层可以彼此区分开。堆叠的导电层的沉积可以使用诸如ald或cvd的保形沉积方法来执行。堆叠的导电层可以包含扩散阻障层(有时亦称为胶层)及扩散阻障层上方的一个(或多个)功函数层。扩散阻障层可以由可以(或可以不)掺杂有硅的氮化钛(tin)形成。功函数层确定栅极的功函数，且包含至少一层或由不同材料形成的多个层。根据相应的finfet为n型finfet抑或p型finfet来选择功函数层的材料。例如，当finfet为n型finfet时，功函数层可以包含 tan层及tan层上方的钛铝(tial)层。当finfet为p型finfet时，功函数层可以包含tan层及tan层上方的tin层。在沉积功函数层之后，形成可为另一tin层的胶层。胶层可以或可以不完全填充移除的虚拟栅极堆叠留下的沟槽。
87.沉积的栅极介电层及导电层形成为延伸至沟槽中的保形层，且包含层间介电质48上方的一些部分。接下来，若胶层未完全填充沟槽，则沉积金属材料以填充剩余的沟槽。例如，金属材料可以由钨或钴形成。随后，执行诸如cmp 制程或机械研磨制程的平坦化制程，以使得移除了栅极介电层、堆叠的导电层及层间介电质48上方的金属材料的部分。因此，形成栅极电极54及栅极介电质52。栅极电极54及栅极介电质52统称为替换栅极堆叠56。此时，替换栅极堆叠56、栅极间隔物38、接触蚀刻终止层46及层间介电质48的顶表面可以基本共面。
88.图8、图9a及图9b亦说明了根据一些实施例的(自对准)硬遮罩58的形成。相应制程在图32中所示出的制程流程200中说明为制程216。硬遮罩58 的形成可以包含：执行蚀刻制程以使替换栅极堆叠56凹陷，以使得在栅极间隔物38之间形成凹槽；用介电材料填充凹槽；及随后执行平坦化制程，诸如 cmp制程或机械研磨制程，以移除介电材料的多余部分。硬遮罩58可以由氮化硅、氮氧化硅、碳氮氧化硅或其类似者形成。
89.根据一些实施例，图9b进一步说明了穿过磊晶区42的横截面图且说明了设置在磊晶区42上方的接触蚀刻终止层46及层间介电质48。
90.图10绘示透视图且图11a及图11b绘示形成针对磊晶区42的接触开口 60的横截面图。相应制程在图32中所示出的制程流程200中说明为制程218。图11a绘示图10中的参考横截面11a-11a。图11b绘示图10中的参考横截面11b-11b。接触开口60的形成包含蚀刻层间介电质48以暴露接触蚀刻终止层46的下伏部分及随后蚀刻接触蚀刻终止层46的暴露部分以露出磊晶区42。根据本揭露的一些实施例，如图10中所绘示，栅极间隔物38由层间介电质48及接触蚀刻终止层46的一些部分与最近的接触开口60间隔开。
91.参考图12、图13a及图13b，形成硅化物区66及下部源极/漏极接触插塞70。图12绘示透视图，图13a绘示图12中的参考横截面13a-13a，且图 13b绘示图12中的参考横截面13b-13b。根据一些实施例，例如使用物理气相沉积(physical vapor deposition，pvd)或相似方法沉积金属层62(诸如钛层或钴层)。金属层62为保形层，且延伸至磊晶区42的顶表面及层间介电质48 的侧壁上。沉积例如利用金属氮化物层(诸如氮化钛层)的覆盖层64。随后执行退火制程以形成源极/漏极硅化物区66，如图12、图13a及图13b中所示出。相应制程在图32中所示出的制程流程200中说明为制程220。接下来，将由金属材料形成的金属区68填充至接触开口的剩余部分中，此金属材料可以包括钴、钨或其类似者。随后执行诸如cmp制程或机械研磨制程的平坦化制程以移除金属层62、覆盖层64及金属区68的金属材料的多余部分，从而留下下部源极/漏极接触插塞70。相应制程在图32中所示出的制程流程200中亦说明为制程220。由此形成了finfet 100。
92.图14a至图19b绘示在下部源极/漏极接触插塞70上方形成上部源极/漏极接触插塞的额外中间步骤。图14a、图15a、图16a、图18a及图19a绘示在图13a的横截面上的连续制程的横截面，且沿着与图12的参考横截面 13a-13a相同的横截面。图14a、图15a、图16a、图18a及图19a亦说明了平行于图13a的横截面(例如沿着与图12的参考横截面13c-13c相同的横截面)的连续制程的横截面。图14b、图15b、图16b、图17、图18b及图19b 绘示在图13b的横截面上的连续制程的横截面，且沿着与图12的参考横截面 13b-13b相同的横截面。
93.参考图14a及图14b，沉积蚀刻终止层(etch stop layer，esl)72及层间介电质(inter-layer dielectric，ild)74。相应制程在图32中所示出的制程流程200 中说明为制程222。蚀刻终止层72可以由诸如sin、sicn、sic、alo、aln、 siocn或其类似者的介电材料或其复合层形成。形成方法可以包含pecvd、 ald、cvd或其类似者。
94.层间介电质74沉积在蚀刻终止层72上方。层间介电质74的材料及形成方法可以分别选自用于形成层间介电质48的相同候选材料及形成方法。例如，层间介电质74可以包含氧化硅、psg、bsg、bpsg或其类似者，其中包含硅。根据一些实施例，层间介电质74使用pecvd、fcvd、旋涂或其类似者形成。根据替代实施例，层间介电质74可以由低k介电材料形成。
95.在图15a及图15b中，形成用于上部源极/漏极接触插塞的源极/漏极接触开口78a/78b。在层间介电质74上方形成可以为三层的蚀刻遮罩(未示出)。应当理解，在一些实施例中，可以在线路(金属区68)末端附近形成单个源极/漏极接触开口78a或可以在线路的相对末端处形成多个源极/漏极接触开口78a。蚀刻遮罩被图案化以在其中形成开口，随后这些开口用于限定层间介电质74 中的接触开口78a/78b的图案。若蚀刻遮罩为三层遮罩，则顶部层可以为使用可接受的微影技术图案化的光阻剂材料。随后，顶部层用于由蚀刻制程来图案化中间层，且中间层用于由另一蚀刻制程来图案化下部层。随后，下部层成为用于形成源极/漏极接触开口78a/78b的蚀刻遮罩。蚀刻遮罩用于保护层间介电质74的不被蚀刻的区域。随后，蚀刻层间介电质74以形成接触开口 78a/78b。相应制程在图32中所示出的制程流程200中说明为制程224。根据一些实施例，蚀刻制程包含利用对层间介电质74具有选择性的适合蚀刻剂、使用蚀刻终止层72作为蚀刻终止的主蚀刻制程。
96.接下来，蚀刻蚀刻终止层72以露出下部源极/漏极接触插塞70。相应制程在图32中所示出的制程流程200中亦说明为制程224。蚀刻终止层72蚀刻可以使用诸如chf3或chyfz
(y,z＝0至9)的适合蚀刻剂制程气体来执行，同时可以添加诸如n2及/或ar的载气。
97.如图15b中所绘示，接触开口78a有意设置在下部源极/漏极接触插塞70 的边缘或线路末端附近，而接触开口78b未设置在下部源极/漏极接触插塞70 的边缘或线路末端附近。在一些实施例中，所绘示的接触开口78b与所绘示的接触开口78a相比在不同的横截面中设置在不同的下部源极/漏极接触插塞 70上方。在一些实施例中，省略了接触开口78b(所有接触开口设置在下部源极/漏极接触插塞70的边缘或线路末端附近)。
98.在图16a及图16b中，在接触开口78a及78b上执行蚀刻制程79以将接触开口78a及78b延伸至下部源极/漏极接触插塞70的金属区68中且形成扩大开口80a及80b。扩大开口80a及80b亦可以被称为凹陷、凹槽或倒置的蘑菇帽。相应制程在图32中所示出的制程流程200中说明为制程226。蚀刻制程79可以使用蚀刻剂或可以为清洗制程且可以使用清洗剂。为了简单起见，蚀刻/清洗制程将被称为蚀刻制程79且蚀刻/清洗剂将被称为蚀刻剂。扩大开口80a及80b提供了若干优点。当后续金属材料沉积在扩大开口80a及80b 中且向上经由接触开口78a及78b沉积时，扩大开口80a及80b中可用的表面积更大，以使得自下而上的沉积制程对下部源极/漏极接触插塞70的材料具有改进的粘着力。此外，因为扩大开口80a及80b比接触开口78a及78b的底部横向延伸得更远，所以完整开口成形为如同倒置的蘑菇状，从而提供了可以帮助抵消任何向上力的底部唇缘(bottom lip)。另外，在金属材料的材料沉积在扩大开口80a及80b中且向上经由接触开口78a及78b沉积之后，沉积的触点的水平表面用以阻挡可能在沉积触点的一侧与层间介电质74的底表面之间向下渗漏或泄漏的任何蚀刻剂材料。接触开口78a在这些方面都提供了优于接触开口78b的进一步优点，此是因为其靠近下部源极/漏极接触插塞70的线路末端。下文将更详细地论述这些情况。
99.用于形成扩大开口80a及80b的蚀刻制程79可以使用任何适合的蚀刻剂，此蚀刻剂对下部源极/漏极接触插塞70的金属区68的材料具有选择性。蚀刻制程79可以为湿式蚀刻或湿式清洗制程，其中在填充接触开口78a及78b且与金属区68的金属材料反应的层间介电质74的整个表面上方提供蚀刻剂。例如，在下部源极/漏极接触插塞70的金属区68包含钴的情况下，材料组成可以为cof3(由在接触通孔78a/78b的电浆蚀刻制程期间包含cf4、c4f6、ch
yfz (y,z＝1至9)或c4f8中的一者或多者的制程气体的电浆分解产生的氟的存在)。去离子水(diw)可用作蚀刻剂/清洗剂，且cof3与水之间的反应将产生如下结果：
100.4cof3+2h2o
→
4hf+cof2+o2(式1)
101.反应产生水溶性(例如在25℃下为1.4g/100ml)的cof2。在使用下部源极 /漏极接触插塞70的不同材料的情况下，可以使用针对所使用的材料的适合的湿式蚀刻剂来类似地蚀刻这些材料。
102.下部源极/漏极接触插塞70的蚀刻在下部源极/漏极接触插塞70的金属区 68中形成扩大开口80a/80b。在接触开口78b不在下部源极/漏极接触插塞70 的线路末端附近的情况下，扩大开口80b可以具有碗状。在接触开口78a在下部源极/漏极接触插塞70的线路末端的情况下，扩大开口80a可以具有部分碗形，其中部分碗形的一侧由金属区68的边缘限定。在所绘示的实施例中，部分碗形的一侧由覆盖层64限定，此覆盖层64为用于形成硅化物区66的硅化制程的产物。在本揭露的其他实施例中，部分碗状的一侧可以由金属层62 或层间介电质48限定。
103.图17绘示图16b的虚线框的放大图。图17绘示扩大开口80a及扩大开口80b。如图17
中所见，扩大开口80a的大小特性不同于扩大开口80b的大小特性。扩大开口80a具有部分碗状，且扩大开口80b具有碗状。由于接触开口78a靠近下部源极/漏极接触插塞70的线路边缘，当蚀刻剂与金属区68 反应时，下部源极/漏极接触插塞70的侧壁迫使蚀刻剂更多地集中在扩大开口 80a的底部上且更多地集中在扩大开口80a的宽侧(宽侧为与下部源极/漏极接触插塞70的线路边缘相对的一侧)。因此，蚀刻剂在扩大开口80a的宽侧上比在扩大开口80a的窄侧上移除更多的材料且使得蚀刻终止层72及/或层间介电质74在扩大开口80a上方悬挂。相比之下，针对扩大开口80b，蚀刻剂可以与接触开口78b的底部处的金属区68反应，且随着蚀刻的进行，蚀刻剂可以在所有方向上横向均匀地扩散，从而移除金属区68的均匀地超出接触开口78b 的底部的横向范围的部分且使得蚀刻终止层72及/或层间介电质74在扩大开口80b上方悬挂。
104.可以由扩大开口80a及80b的深度及宽度的差值来观察两个扩大开口 80a及80b的差值。扩大开口80a的宽度包含接触开口78a的底部的宽度w1 加上悬挂宽度d及悬挂宽度e。悬挂宽度d对应于宽度w1的边缘与扩大开口 80a的一侧(例如金属区68的剩余侧部)之间的扩大开口80a的宽度。悬挂宽度d亦对应于在接触开口78a的一侧上的蚀刻终止层72及/或层间介电质74 的部分的宽度，这一侧与悬挂在扩大开口80a的下部源极/漏极接触插塞70 的线路末端相对。悬挂宽度e对应于宽度w1的边缘与扩大开口80a的一侧(例如覆盖层64)之间的扩大开口80a的宽度。悬挂宽度e亦对应于悬挂在扩大开口80a的蚀刻终止层72及/或层间介电质74的部分的宽度。扩大开口80a的深度c对应于金属区68的上表面的位准与扩大开口80a的底部之间的距离。
105.扩大开口80b的宽度包含接触开口78b的底部的宽度w2加上扩大开口 80b的每一侧上的悬挂宽度b。悬挂宽度b对应于宽度w2的边缘与扩大开口 80b的一侧(例如金属区68的剩余侧部)之间的扩大开口80b的宽度。悬挂宽度b亦对应于悬挂在扩大开口80b的蚀刻终止层72及/或层间介电质74的部分的宽度。扩大开口80b的深度a对应于金属区68的上表面的位准与扩大开口80b的底部之间的距离。
106.由于一侧(例如覆盖层64)对蚀刻制程79的蚀刻剂不反应，扩大开口80a 的深度c及宽度d分别大于扩大开口80b的深度a及宽度b。此外，在扩大开口80a中，深度c大于悬挂宽度e及悬挂宽度d。在扩大开口80b中，深度a 大于悬挂宽度b。此外，扩大开口80a的容积大于扩大开口80b的容积。在一些实施例中，悬挂宽度b可以介于约4nm与约9nm之间，且深度a可以介于约7nm与约10nm之间。在一些实施例中，悬挂宽度d可以介于约4nm与约12nm之间。宽度e可以为约0nm至约3nm。这些尺寸的其他值为预期的且可以被使用。关于扩大开口80a与扩大开口80b之间的差值，a与b之间的差值可以小于约1nm，深度c可以比a大约0nm至3nm的距离，宽度d可以比宽度b大约0nm至3nm的距离，且c与d之间的差值可以小于约3nm。
107.参考图18a及图18b，金属材料82被填充至扩大开口80a及80b中及接触开口78a及78b中。相应制程在图32中所示出的制程流程200中说明为制程228。根据一些实施例，金属材料82包括诸如ru、co、ni、cu、al、pt、 mo、w、al、ir、os或其组合的金属。金属材料82使用自下而上的沉积制程沉积，此沉积制程可以使用热化学气相沉积(chemical vapor deposition，cvd) 制程执行。晶圆10的温度可以介于200℃与约400℃之间的范围内。执行自下而上的沉积制程可以使用wf6及h2作为制程气体(当将沉积钨时)，或当采用其他材料时使用其他制程气体。在自下而上沉积的情况下，扩大开口80a及 80b及接触开口78a及78b可
以被填充而不会在其中产生气隙。沉积方法亦可以包含cvd、ald、pvd、ecp、eld或其类似者。
108.根据一些实施例，金属材料82的沉积可以在约50℃与约500℃之间的温度范围内用包含氩气或氮气的载气以约10sccm及约500sccm的流速执行。根据一些实施例，可以以约10sccm及约500sccm的流速及介于约0.00001托与约10托之间的范围内的压力添加反应气体，诸如含金属的前驱物、h2、o2、 nh3或其类似者。
109.根据一些实施例，金属材料82由均质材料形成，且不包含阻障层。根据替代实施例，金属材料82由均质材料形成，且在沉积金属材料82之前存在所形成的保形阻障层(未示出)。保形阻障层可以由钛、氮化钛、钽、氮化钽或其类似者形成。
110.图19a及图19b绘示用于移除金属材料82的多余部分的平坦化制程，且因此形成导电通孔86a及86b。相应制程在图32中所示出的制程流程200中说明为制程230。导电通孔86a及86b包含延伸至下部源极/漏极接触插塞70 的金属区68中的下部(扩展)部分86al及86bl及设置在层间介电质74中且由层间介电质74横向包围的上部部分86au及86bu。下部部分86al及86bl可以被视为导电通孔86a及86b的接触延伸部或接触延伸区。下部部分86al 与下部部分86bl之间的关系遵循其相应的扩大开口与尺寸a、b、c、d及e的关系，如上文关于图17所描述。在如图19a及图19b中所示出的横截面图中，导电通孔86a及86b的下部部分86al及86bl横向延伸超过相应的重叠上部部分86au及86bu。上部部分86bu与导电通孔86b的下部部分86bl对准。换言之，上部部分86bu的左右中心与下部部分86bl的左右中心对准。相比之下，上部部分86au与导电通孔86a的下部部分86al不对准。换言之，上部部分86au的左右中心与下部部分86al的左右中心不对准(或自其偏移)。
111.在平坦化制程期间，蚀刻化学品可能在导电通孔86a及86b的上部部分 86au及86bu与层间介电质74的底表面之间渗漏或泄漏。蚀刻化学品可继续渗漏至蚀刻终止层72且接触导电通孔86a及86b的下部部分86al及86bl的上表面。在导电通孔86b中，蚀刻化学品可以继续扩散超出下部部分86bl的宽度，即超出图17的宽度b，且损坏金属区68。然而，因为导电通孔86a在下部源极/漏极接触插塞70的线路末端，所以宽度d大于宽度b且损坏金属区 68的可能性较小。而且，在经由导电通孔86a损坏金属区68的情况下，损坏小于经由导电通孔86b对金属区68的类似损坏。
112.由于下部部分86al及86bl，所得导电通孔86a及86b亦具有提供较大稳定性以抵抗向上力的优点。下部部分86al及86bl比上部部分86au及86bu 的底部宽，从而提供抵抗向上力的导电通孔86a及86b的唇缘。导电通孔86a 及86b的下部部分86al及86bl的另一优点是由于金属区68的暴露表面积。更大的表面积使导电通孔86a及86b更好地粘着至金属区68(及在导电通孔 86a的情况下，覆盖层64、金属层62或层间介电质48)。更大的表面积亦降低金属区68与导电通孔86a及86b之间的导电电阻。与导电通孔86b相比，下部部分86al中更大容积的导电通孔86a亦提供了减小的导电电阻。
113.图20绘示图14a中的结构的透视图，然而，自图20中省略了层间介电质74及蚀刻终止层72以示出其他细节。图21a至图24c绘示根据一些实施例的在栅极电极54上方形成栅极接触插塞的中间步骤。图21a、图22a、图 23a及图24a绘示在图14a的装置上的连续制程的横截面，且沿着与图20的参考横截面21a-21a相同的横截面。图21b、图22b、图23b及图24b绘示在图14a的装置上的连续制程的横截面，且沿着与图20的参考横截面21b-21b 相同的横截面。图21c、图22c、图23c及图24c绘示在图14a的装置上的连续制程的横截面，且沿着与图20
的参考横截面21c-21c相同的横截面，此横截面平行于图20的横截面21a-21a。应了解，尽管实际接触结构存在于不同的横截面中，但各种视图可以组合成单个横截面。为简单起见，图21a至图24c未说明如上文所描述的导电通孔86a及86b，然而，导电通孔86a及 86b可以与栅极接触插塞同时形成，如关于图21a至图24c所描述。
114.在图21a至图21c中，根据一些实施例，形成栅极接触开口88a及88b。在一些实施例中，可以针对每个栅极触点形成单个栅极接触开口，而在其他实施例中，可以形成多个栅极接触开口。在层间介电质74上方形成可以为三层的蚀刻遮罩(未示出)。蚀刻遮罩被图案化以在其中形成开口，随后这些开口用于限定层间介电质74中的栅极接触开口88a/88b的图案。若蚀刻遮罩为三层遮罩，则顶部层可以为使用可接受的微影技术图案化的光阻剂材料。随后，顶部层用于由蚀刻制程来图案化中间层，且中间层用于由另一蚀刻制程来图案化下部层。随后，下部层成为用于形成栅极接触开口88a/88b的蚀刻遮罩。蚀刻遮罩用于保护层间介电质74的不被蚀刻的区域。随后，蚀刻层间介电质74 以形成栅极接触开口88a/88b。相应制程在图33中所示出的制程流程250中说明为制程252。根据一些实施例，蚀刻制程包含利用对层间介电质74具有选择性的适合蚀刻剂、使用蚀刻终止层72作为蚀刻终止的主蚀刻制程。
115.接下来，蚀刻蚀刻终止层72以露出硬遮罩58。相应制程在图33中所示出的制程流程250中亦说明为制程252。蚀刻终止层72蚀刻可以使用诸如chf3或chxfy(x,y＝0至9)的适合蚀刻剂制程气体来执行，同时可以添加诸如n2及/或ar的载气。
116.接下来，蚀刻硬遮罩58以暴露替换栅极堆叠56的栅极电极54。相应制程在图33中所示出的制程流程250中亦说明为制程252。可以使用对硬遮罩58具有选择性的适合蚀刻剂来蚀刻硬遮罩58。
117.如图21b中所绘示，接触开口88a有意设置在栅极电极54的边缘或线路末端附近，而接触开口88b未设置在栅极电极54的边缘或线路末端附近。在一些实施例中，省略了接触开口88b(其中所有接触开口设置在栅极电极54 的边缘或线路末端附近)。
118.在图22a至图22c中，根据一些实施例，在栅极接触开口88a及88b上执行蚀刻制程79以将栅极接触开口88a及88b延伸至替换栅极堆叠56的栅极电极54中且形成扩大开口90a及90b。在其他实施例中，可以不形成扩大开口90a及90b，且可以在不延伸至栅极电极54中的情况下在栅极接触开口 88a及88b中沉积及形成后续的栅极触点。在利用栅极接触开口88a及88b 的实施例中，扩大开口90a及90b亦可以被称为凹陷、凹槽或倒置的蘑菇帽。蚀刻制程79可以使用类似于上文关于图16a至图16b所论述的蚀刻制程79 的蚀刻剂或清洗剂，或可以使用不同的蚀刻剂或清洗剂。例如，栅极电极54 可由与金属区68不同的材料制成，且因此可能需要针对此材料的不同的适合蚀刻剂。在一些实施例中，栅极电极54可以包含钛、铝、氮化钛、氮化铝、钽、氮化钽、钨、其类似者或其组合。在这些实施例中，若形成扩大开口90a 及90b，则将选择适用于这些材料的蚀刻剂。在一些实施例中，蚀刻制程79 可以与上文关于图16a至图16b所论述的蚀刻制程79同时且在同一制程中执行。在其他实施例中，图22a至图22c的蚀刻制程79可以在与图16a至图 16b的蚀刻制程79不同的制程中执行。相应制程在图33中所示出的制程流程 250中说明为制程254。扩大开口90a及90b具有与上文关于扩大开口80a 及80b所论述的那些优点类似的优点。特定而言，扩大开口90a及90b可以具有与尺寸a、b、c、d及e类似的尺寸关系，如上文关于图17所论述。
119.替换栅极堆叠56的蚀刻在替换栅极堆叠56的栅极电极54中形成扩大开口90a/90b。在栅极接触开口88b不在栅极电极54的线路末端附近的情况下，扩大开口90b可以具有碗状。在栅极接触开口88a在栅极电极54的线路末端附近的情况下，扩大开口90a可以具有部分碗形，其中部分碗形的一侧由栅极电极54的边缘及栅极介电质52限定。
120.参考图23a至图23c，金属材料82被填充至扩大开口90a及90b中及栅极接触开口88a及88b中。相应制程在图33中所示出的制程流程250中说明为制程256。根据一些实施例，金属材料82可以使用与上文关于图18a至图 18b所论述的那些材料及制程类似的材料及制程来沉积。
121.图24a至图24c绘示用于移除金属材料82的多余部分的平坦化制程，且因此形成导电栅极通孔96a及96b。相应制程在图33中所示出的制程流程250 中说明为制程258。导电栅极通孔96a及96b包含延伸至替换栅极56的栅极电极54中的下部(扩展)部分96al及96bl及设置在层间介电质74中且由层间介电质74横向包围且延伸穿过蚀刻终止层72及硬遮罩58的上部部分96au 及96bu。下部部分96al及96bl可以被视为导电通孔96a及96b的接触延伸部或接触延伸区。下部部分96al与下部部分96bl之间的关系系遵循其相应的扩大开口与尺寸a、b、c、d及e的关系，如上文关于图17所描述。在如图24a 至图24c中所示出的横截面图中，底部通孔部分96al及96bl横向延伸超出相应重叠的上部部分96au及96bu的底部，从而使得在上部部分96au及96bu 与下部部分96al及96bl之间形成颈部。上部部分96bu与导电通孔96b的下部部分96bl对准。换言之，上部部分96bu的左右中心与下部部分96bl的左右中心对准。相比之下，上部部分96au与导电通孔96a的下部部分96al不对准。换言之，上部部分96au的左右中心与下部部分96al的左右中心不对准(或自其偏移)。
122.图25绘示将金属区68桥接至栅极电极54的(接触插塞)导体98。导体98 具有由层间介电质74及蚀刻终止层72横向包围的上部部分98u，且具有分别为导体98进入金属区68及进入栅极电极54的延伸部的下部部分98l1及98l2。下部部分98l1及98l2可以使用与上文关于图19a及图24a的下部部分86bl 及96bl所论述的那些制程类似的制程形成。桥接部分可以通过以下来形成：在形成用于导电通孔86a/86b及/或导电栅极通孔96a/96b的开口时，例如在形成图16a及图22a的扩大开口80b及90b及/或扩大开口80a及90a之后，移除导电通孔86a/86b及/或导电栅极通孔96a/96b之间的层间介电质74及蚀刻终止层72的部分。针对层间介电质74的待保留的部分，可以对层间介电质 74进行遮罩，且可以使用蚀刻制程来移除层间介电质74及蚀刻终止层72。随后，当金属材料82被沉积时，其将填充导体98的桥接区域，从而将下部源极 /漏极接触插塞70的金属区68与栅极电极54耦合。应了解，导体98的下部部分98l1及98l2中的一者或两者可以位于线路末端处，如同导电通孔86a及/或导电栅极通孔96a。
123.图26至图31绘示根据一些实施例的用于形成至下伏金属化的接触通孔的制程中的中间步骤。图26绘示基板110及介电层120，其中在其间插入了任意数目的层及装置特征。基板110可以为如同上文所描述的基板20的基板。此外，基板110可以为载体基板，诸如玻璃载体、陶瓷载体、其类似者等。介电层120可以为任何适合的介电层类型。在一些实施例中，介电层120可以为层间介电质(inter-layer dielectric，ild)或金属间介电质(inter-metal dielectric， imd)或其类似者，且可以为重分布结构或互连中的层。介电层可以由任何适合的制程由任何适合的材料形成。例如，介电层120可以由诸如含氧介电材料的绝缘
材料形成，此含氧介电材料可以为基于氧化硅的介电材料，诸如氧化硅 (例如使用正硅酸乙酯(ethyl ortho silicate，teos)作为制程气体来形成)、磷硅酸盐玻璃(phospho-silicate glass，psg)、硼硅酸盐玻璃(boro-silicate glass， bsg)、掺硼磷硅酸盐玻璃(boron-doped phospho-silicate glass，bpsg)或其类似者。在一些实施例中，介电层120可以由其他绝缘材料形成，诸如氮化硅、碳氧化硅、氮氧化硅、碳氮氧化硅、其类似者或其组合。介电层120可以由任何适合的制程形成，诸如由pvd、cvd、fcvd、旋涂或另一适合的沉积制程形成。
124.金属特征125设置在介电层120内。在一些实施例中，金属特征125可以为互连或重分布结构的金属化层的一部分。金属特征125可以耦合至下伏于金属特征125的一个或多个导电特征，诸如导电通孔、金属化层、硅化物、半导体材料或其类似者。形成金属特征125的一个实例为在介电层120中形成开口，例如，使用适合的光罩及微影制程来蚀刻介电层120中的开口。接下来，可以例如通过沉积晶种层且随后执行电镀制程以沉积导电材料来在开口中沉积导电材料。金属特征的导电材料可以包含任何适合的材料，诸如铜、锡、钨、钴、铝、金、钛、氮化钛、钽、氮化钽等、其合金、其组合及其类似者。随后，可以使用平坦化制程，诸如cmp制程，以将金属特征125的上表面与介电层120 的上表面齐平。相应制程在图34中所示出的制程流程270中说明为制程272。其他制程可以用于在介电层120中形成金属特征125，包含例如首先形成金属特征125且随后在金属特征125周围形成介电层120，之后为平坦化制程。
125.在图27中，另一介电层130形成在介电层120上方及金属特征125上方。介电层130可以由与介电层120相同或不同的材料形成。在一些实施例中，可以在介电层120与介电层130之间形成蚀刻终止层(例如，类似于蚀刻终止层 72)。介电层130可以使用与上文关于介电层120所论述的那些制程及材料类似的制程及材料形成。相应制程在图34中所示出的制程流程270中说明为制程274。
126.在图28中，接触开口132及134形成在金属特征125上方的介电层130 中。接触开口132及134可用于形成通孔以将金属特征125连接至另一金属特征，此另一金属特征例如为上覆的金属特征(未示出)，随后此另一金属特征可以电耦合至基板110内的装置或另一装置(未示出)。接触开口132可以形成在金属特征125的线路末端处，且接触开口134可以不形成在金属特征125的线路末端处。应当理解，这些接触开口仅为接触开口132及134的实例。在一些实施例中，额外或其他接触开口可以形成在介电层130中，包含在与所绘示的接触开口132相对的线路末端处。在这些实施例中，可以在介电层130中形成两个这些接触开口132(在金属特征125的相对线路末端处)。
127.接触开口132及134可以由任何适合的制程形成，诸如由可接受的微影制程在介电层上方形成光阻遮罩、经由光罩来图案化光阻遮罩、显影光阻遮罩以在光阻遮罩中形成图案且经由光阻遮罩来蚀刻介电层130。相应制程在图34 中所示出的制程流程270中说明为制程276。
128.在图29中，在接触开口132及134上执行蚀刻制程140以将开口延伸至金属特征125中，以在接触开口132中形成扩大开口142且在接触开口134 中形成扩大开口144。扩大开口142及144亦可以被称为凹陷、凹槽或倒置的蘑菇帽。蚀刻制程140可以使用与上文关于图16a及图16b的蚀刻制程79所论述的那些制程及材料类似的制程及材料来执行。相应制程在
图34中所示出的制程流程270中说明为制程278。
129.自金属特征125的线路末端处的接触开口132延伸的扩大开口142比自金属特征125的内部部分处的接触开口134延伸的扩大开口144具有若干优点。扩大开口142类似于图17的扩大开口80a，且扩大开口144类似于图17的扩大开口80b。如此，扩大开口142比扩大开口144更深，且扩大开口142自接触开口132横向延伸得比扩大开口144自接触开口134延伸得更远。另外，如上文关于图17所描述，a、b、c、d及e之间的关系适用于扩大开口142及144。由扩大开口142形成的较大容积及较深口袋产生与随后形成的导电层较佳的接触面积，比扩大开口144较佳地帮助抵抗向上力，且提供较佳的保护以防止平坦化制程的反应部件的渗漏。
130.在图30中，导电层150沉积在扩大开口142及144中、接触开口132及 134中及介电层130的顶部上方。导电层150可以使用与上文所描述的金属材料82类似的制程及材料形成。相应制程在图34中所示出的制程流程270中说明为制程280。
131.在图31中，在导电层150上执行诸如cmp制程的平坦化制程以将导电层150的上表面与介电层130的上表面齐平。所得导电通孔152及154分别包含上部部分152u及154u及下部部分152l及154l。下部部分152l及154l可以被视为导电通孔152及154的接触延伸部或接触延伸区。相应制程在图34中所示出的制程流程270中说明为制程282。
132.下部部分152l与下部部分154l之间的关系遵循其相应的扩大开口与尺寸 a、b、c、d及e的关系，如上文关于图17所描述。下部部分152l及154l分别横向地比上部部分152u及154u与下部部分152l及154l之间的颈部更宽。因此，导电通孔152及154的材料与金属特征125之间的接触抵抗向上力，诸如可能由翘曲引起，且减少或消除了导电通孔152及154与金属特征125的剥离及分离。因为下部部分152l具有比下部部分154l及上部部分154u在横向上距上部部分152u更远的部分，向上力的阻力在下部部分152l中比下部部分 154l更有效，此主要归因于其在金属特征125的线路末端处的置放。另外，下部部分152l的表面积接触大于下部部分154l，从而产生较小的接触薄层电阻。此外，下部部分152l比上部部分154u与介电层130的侧壁之间的化学侵入(在接触开口134处)更好地抵抗上部部分152u与介电层130的侧壁之间的化学侵入(在接触开口132处)，化学侵入由用于将导电层150的上表面与介电层130 的上表面齐平的cmp制程产生。
133.上部部分154u与导电通孔154的下部部分154l对准。换言之，上部部分 154u的左右中心与下部部分154l的左右中心对准。相比之下，上部部分152u 与导电通孔152的下部部分152l不对准。换言之，上部部分152u的左右中心与下部部分152l的左右中心不对准(或自其偏移)。
134.本揭露的实施例具有一些有利的特征。通过有意地靠近下伏的金属特征的线路末端形成接触通孔的接触延伸区，接触延伸区可以比沿着下伏的金属特征设置在别处的接触延伸区更大(更庞大且更宽)。此大小差值提供了对向上力(例如剥离力)的更好的抵抗、由于与金属特征的更大的界面而产生的更小的接触阻力及对抵抗化学侵入的更好的抵抗。
135.一个实施例为一种集成电路结构的制作方法，包含在第一绝缘层中形成金属区。方法亦包含在金属区及第一绝缘层上方沉积第二绝缘层。方法亦包含执行第一蚀刻制程以蚀刻第二绝缘层，以在第二绝缘层中形成第一开口，第一开口暴露金属区的靠近金属区的线路末端的一部分。方法亦包含经由第一开口执行第二蚀刻制程以将第一凹陷蚀刻至金属
区的上表面中，第一凹陷具有比第一开口的底部更大的横向范围，第一凹陷的左右中心自第一开口的左右中心偏移。方法亦包含形成第一上部接触插塞，第一上部接触插塞具有填充金属区中的第一凹陷的第一部分及填充第一开口的第二部分。在实施例中，第一上部接触插塞的第一部分具有与金属区的侧壁连续的侧壁。在实施例中，方法进一步包含：使用第一蚀刻制程在第一绝缘层中形成第二开口，第二开口与第一开口间隔开；使用第二蚀刻制程穿过第二开口将第二凹陷蚀刻至金属区的上表面中，第二凹陷以第二开口的左右中心为中心；及形成第二上部接触插塞，第二上部接触插塞具有填充金属区中的第二凹陷的第一部分及填充第二开口的第二部分。在实施例中，第一凹陷比第二凹陷更深。在实施例中，第一距离对应于第二绝缘层在第一凹陷的与金属区的线路末端相对的一侧上悬挂在第一凹陷的宽度,第二距离对应于第二绝缘层在第一凹陷的在金属区的线路末端附近的一侧上悬挂在第一凹陷的宽度，且第三距离对应于第二绝缘层自第一开口的底部的边缘悬挂在第二凹陷的宽度，其中第一距离大于第三距离，且其中第三距离大于第二距离。在实施例中，第一凹陷的容积大于第二凹陷的容积。在实施例中，金属区包含钴，且第一上部接触插塞包含钨。在实施例中，方法进一步包含对第一上部接触插塞的上表面及第二绝缘层的上表面执行一化学机械抛光(chemicalmechanical polishing，cmp)制程。在实施例中，cmp制程的蚀刻化学品在第二绝缘层的底表面处的第一上部接触插塞与第二绝缘层之间泄漏，且不超过第一上部接触插塞的第一部分的横向范围。
136.另一实施例为一种集成电路结构。集成电路结构包含第一绝缘层以及设置在第一绝缘层中的第一金属线路，第一金属线路由第一绝缘层横向包围，第一金属线路具有与第一绝缘层的上表面齐平的上表面。第一金属线路包含在第一金属线路的上表面中的第一凹陷，且第一凹陷自第一金属线路的第一末端延伸。集成电路结构亦包含设置在第一绝缘层上方的第二绝缘层。集成电路结构亦包含第一金属触点，第一金属触点设置在第二绝缘层中且在第二绝缘层下方延伸至第一凹陷中，第一金属触点与第一凹陷中的第一金属线路具有一界面。在实施例中，第一金属触点包含由第二绝缘层包围的上部部分及设置在第一凹陷中的下部部分，其中下部部分的左右中心与上部部分的左右中心歪斜。在实施例中，自第一金属线路的第一末端至第一金属触点的上部部分的第一距离小于自第一金属触点的上部部分至第一金属触点的下部部分的横向范围的第二距离。在实施例中，第二金属触点具有由第二绝缘层横向包围的上部部分，其中第二金属触点具有由第一金属线路横向包围的下部部分，其中下部部分具有延伸超出上部部分的横向范围的横向范围。在实施例中，上部部分及下部部分在中心对准。在实施例中，第一金属触点比第二金属触点更深地延伸至第一金属线路中。在实施例中，下部部分为第一下部部分，其中第一金属触点包含第二下部部分，第二下部部分设置在第一凹陷中，其中第一下部部分的体积大于第二下部部分的体积。
137.另一实施例为一种半导体装置。半导体装置包含晶体管的源极/漏极区以及位于源极/漏极区上方的第一层间介电质。半导体装置亦包含第一源极/漏极接触插塞，第一源极/漏极接触插塞位于源极/漏极区上方且电耦合至源极/漏极区，其中第一源极/漏极接触插塞包含金属区。半导体装置亦包含位于第一层间介电质上方的第二层间介电质。半导体装置亦包含第二源极/漏极接触插塞，第二源极/漏极接触插塞在第一源极/漏极接触插塞的第一末端处位于第一源极 /漏极接触插塞上方且电耦合至第一源极/漏极接触插塞，第二源极/漏极接触插塞具有由第二层间介电质横向包围的第一上部部分，第二源极/漏极接
触插塞具有在第二层间介电质下方向下延伸至第一源极/漏极接触插塞中的第一下部部分，其中第一下部部分具有与第一源极/漏极接触插塞的侧壁对准的侧壁。在实施例中，半导体装置进一步包含第三源极/漏极接触插塞，第三源极/漏极接触插塞具有在第二层间介电质下方向下延伸至第一源极/漏极接触插塞中的第二下部部分，其中第一下部部分具有比第二下部部分大的体积。在实施例中，第一下部部分比第二下部部分更远地延伸至第一源极/漏极接触插塞中。在实施例中，第一上部部分具有中心偏移第一下部部分的中心。
138.另一实施例为一种半导体装置。半导体装置包括基板、在基板上的栅极堆叠，以及设置于栅极堆叠上的层间介电质。栅极堆叠包括一对栅极间隔物、在栅极间隔物的侧壁以及基板上的栅极介电质、在栅极介电质上的栅极电极，以及设置于栅极电极与栅极介电质上的硬遮罩。半导体装置更包括导电栅极通孔，导电栅极通孔穿过层间介电质以及硬遮罩，与栅极电极耦接，其中导电栅极通孔包含延伸至栅极电极中的下部部分，以及在层间介电质中的上部部分，上部部分与下部部分之间形成颈部。
139.前述概述了若干实施例的特征，以使得熟悉此项技术者可以较佳地理解本揭示的实施方式的态样。熟悉此项技术者应当了解，其可以容易地将本揭示的实施方式用作设计或修改其他制程及结构的基础，以供实现本文中所引入的实施例的相同目的及/或达成相同优点。熟悉此项技术者亦应认识到，这些等效构造并不脱离本揭示的实施方式的精神及范畴，且在不脱离本揭示的实施方式的精神及范畴的情况下，熟悉此项技术者可以进行各种改变、取代及更改。